As ferramentas são construídas sobre as tecnologias da ATopTech, que foram objeto de uma ação movida pela Synopsys. Depois disso, as ferramentas foram reconstruídas, o comando que tinha sido o mesmo que o comando Synopsys foi alterado, explicou Lily Cheng, gerente de engenharia de aplicações, Avatar.

de Caroline Hayes na DAC

A Aprisa possui mecanismos de posicionamento, síntese de árvore de clock, roteamento, otimização e análise incorporada para o projeto IC. Ele suporta entradas e saídas de dados padrão, incluindo Verilog, SDc, LEF / DEF, Liberty e GDSII. As tecnologias patenteadas foram desenvolvidas especificamente para lidar com os desafios de projeto a 28nm e abaixo, com suas ferramentas de posicionamento e rota certificadas por fundições de semicondutores para projetos em nós de processo de 28nm, 20nm, 16nm, 14nm, 10nm e 7nm.

A ferramenta de canais seleciona de forma dinâmica e automática os cenários dominantes para a otimização, para incluir de forma eficiente todos os cenários de aprovação durante a implementação física, a fim de reduzir o número de iterações de design.

Ele também suporta todas as regras EM dos nós de processo avançados com verificação e correção de EM integrada durante o roteamento.
Mecanismos de análise interna se correlacionam com as ferramentas de aprovação aprovadas pela fundição para fechamento de projeto previsível, explicou Cheng.

Outro recurso está próximo da análise de tempo de aprovação. O temporizador incorporado correlaciona-se com as ferramentas de temporização de início de sessão e suporta vários métodos de variação no chip, incluindo AOCV, SBOCV, SOCV e LVF. Ele também suporta análise e otimização baseadas em gráficos e caminhos e análise avançada de sinal e ruído. Todos os recursos de temporização são ativados durante a otimização, que é reivindicada para aumentar a velocidade de convergência.

O roteamento DPT com reconhecimento de cores é a tecnologia de roteamento patenteada da empresa que usa métodos corretos de construção para evitar violações de tecnologia de padrão duplo durante a aprovação da DRC.

O UPF e o CPF são suportados para otimização com baixo consumo de energia, com otimização de vazamento e impulsionada por energia dinâmica.

A Apogee compartilha o mecanismo de análise e o banco de dados da Aprisa para verificar a correlação entre o tempo entre o bock e o nível mais alto. Ele fornece um ambiente de projeto integrado e transparente para projetos de chips complexos com baixo consumo de energia e tamanho de matriz. O sistema multi-threaded e distribuído é projetado para alta taxa de transferência computacional.